DIALOG(R)File 347:JAPIO

(c) 2005 JPO & JAPIO. All rts. reserv.

03970517 **Image available**

ACTIVE MATRIX SUBSTRATE

PUB. NO.:

04-335617 [JP 4335617 A]

PUBLISHED:

November 24, 1992 (19921124)

INVENTOR(s): UJIMASA HITOSHI

TANAKA HIROHISA

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

03-107647 [JP 91107647]

FILED:

May 13, 1991 (19910513)

INTL CLASS: [5] G02F-001/136; G02F-001/1343; H01L-027/12; H01L-029/784

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R096 (ELECTRONIC MATERIALS --

Glass

Conductors); R119 (CHEMISTRY -- Heat Resistant Resins)

JOURNAL:

Section: P, Section No. 1518, Vol. 17, No. 182, Pg. 124,

April 08, 1993 (19930408)

ABSTRACT

PURPOSE: To provide the active matrix substrate which is equipped with an additional capacitor with a large capacity value and has a large aperture rate.

CONSTITUTION: An additional capacity electrode 17 is formed on an insulating substrate 1 and a gate insulating film 4 is formed thereupon. A 1st picture element electrode 11a is formed on the gate insulating film 4 and the additional capacity 19 is formed between the additional capacity electrode 17 and 1st picture element electrode 11a. An inter-layer insulating film 10 is formed covering the 1st picture element electrode 11a and a TFT 13 connected thereto and a 2nd picture element electrode 11b is formed on the inter-layer insulating film 10. The 2nd picture element

electrode 11b is connected to the drain electrode 8 of the TFT 13 thorugh a contact hole 12 formed in the inter-layer insulating film 10. The 2nd picture element electrode 11b overlaps with a gate bus electric conductor and a source bus electric conductor connected to the TFT 13 across the inter-layer insulating film 10.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-335617

(43)公開日 平成4年(1992)11月24日


(51) Int.Cl. ⁵	1 /100	識別記	导	庁内整理番号 9018-2K 9018-2K 8728-4M	FΙ	技術表示簡所
	1/136 1/1343	500				
H01L	21 / 12 29 / 784		A	0120-4M		
				9056-4M	H01L	29/78 3 1 1 A
						審査請求 未請求 請求項の数3(全5頁)
(21) 出願番号	+	特顯平3-107647			(71)出願人	. 000005049
						シヤープ株式会社
(22) 出願日		平成3年(1991)5月13日				大阪府大阪市阿倍野区長池町22番22号
					(72)発明者	氏政 仁志
						大阪市阿倍野区長池町22番22号 シヤーブ
						株式会社内
					(72)発明者	田仲 広久
						大阪市阿倍野区長池町22番22号 シヤープ
					1	株式会社内
					(74)代理人	. 弁理士 山本 秀策

(54)【発明の名称】 アクテイプマトリクス基板

(57) 【要約】

【目的】 大きな容量値を有する付加容量を備え、しか も関口率の大きなアクティブマトリクス基板を提供する ことである。

【構成】 絶縁性基板1上に付加容量電極17を形成し、その上にゲート絶縁膜4を形成する。ゲート絶縁膜4上に第1絵素電極11aを形成し、付加容量電極17と第1絵素電極11aとの間に付加容量19を形成する。第1絵素電極11aとこれに接続された下下T13を優って層間絶縁膜10を形成し、層間絶縁膜10上に第2絵素電極11bは層間絶縁膜10に設けられたコンタクトホール12を介してTFT13のドレイン電極8に接続されている。第2絵素電極11bは層間絶縁膜10を挟んでTFT13に接続されたゲートパス配線及びソースパス配線上にも一部単畳されている。



【特許請求の範囲】

【簡求項1】絶縁性基板上に形成された付加容量電極 と、該付加容量電極上に形成された絶縁膜と、該付加容 量電極に該絶縁膜を挟んで対向する第1絵素電極と、酸 第1絵素電極に接続された出力端子を有するスイッチン グ素子と、 酸スイッチング素子及び酸第1絵素電極上に 形成された層間絶縁膜と、該層間絶縁膜に形成されたコ ンタクトホールと、該コンタクトホールを介して該スイ ッチング素子の該出力端子に電気的に接続された第2絵 素電極と、を有するアクティブマトリクス基板。

【蔚求項2】前配スイッチング素子に接続された走査線 を更に有し、前配第2絵素電極が該走査線に重畳されて いるアクティブマトリクス基板。

【請求項3】前配スイッチング素子に接続された信号線 を更に有し、前配第2絵素電極が該信号線に重量されて いるアクティブマトリクス基板。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶等の表示媒体と組 み合わせてマトリクス型の表示装置を構成するためのア 20 クティブマトリクス基板に関する。

[0002]

【従来の技術】アクティブマトリクス型表示装置は、高 いコントラストを有し、絵楽数が創約されない等の利点 がある。そのため、アクティブマトリクス表示装置に用 いられるアクティブマトリクス基板に関する研究が盛ん に行われている。しかし、アクティブマトリクス基板の 構造は複雑であり、光の利用効率(関口率)が低く、表 示画面が暗いという欠点がある。

[0003]

【発明が解決しようとする課題】このような欠点を解決 したアクティブマトリクス基板の部分平面図を図6に、 図6のB-B線に沿った断面図を図7に示す。このアク ティブマトリクス基板は、ガラス等の絶縁性基板1と、 基板1上に形成された薄膜トランジスタ(以下「TF T」という) 13とを有している。図6に示すように、 TFT13のゲート電極2はゲートパス配線3に接続さ れ、TFT13のソース電極6はソースパス配線7に接 続されている。 絵楽電極11はTFT13のドレイン電 極8に接続され、ゲートパス配線3及びソースパス配線 40 7上にも重畳されている。また、絵楽電極11には後述 のゲート電極4及び層間絶縁膜14を挟んで付加容量電 極17が対向している。 絵楽電極11と付加容量電極1 7との間に付加容量19が形成されている。付加容量電 極17は付加容量配線18に接続されている。

【0004】このように、絵案電極11がゲートパス配 線3及びソースパス配線7に重畳して形成されているア クティブマトリクス基板の構成は、特に反射型表示装置 の関口率を増大させるのに有効である。

基板の製造方法を図8及び図9に示す。まず、ガラス等 の絶縁性基板1上に、Ta、Cェ等からなるゲートパス 配線3及びゲート電板2を形成する。次に、ITO(In dium Tin Oxide) 等の透明導電膜からなる付加容量電極 17及び付加容量配線18を形成する。次に、Si N₁、SiO₂等からなるゲート絶縁膜4、P(リン)を ドープしたn+型のアモルファスシリコン(以下では 「a-S1」という) 層からなるコンタクト層9、9、 及び8-S1層からなる半導体層5を形成する。次に、 10 Mo、Ti、A1等からなるソース電極6、ドレイン電 極8、及びソースパス配線7を形成する(図8)。以上 により、TFT13が完成する。

【0006】次に、ポリイミド、アクリル樹脂等からな る層間絶縁膜10を基板1上の全面に形成し、ドレイン 電極8に対応する層間絶縁膜10の部分にコンタクトホ ール12を形成する(図9)。更に、ITO膜を基板1 上の全面に形成しパターニングを行って、絵楽電極11 を得る(図7)。これにより、桧衆電極11はコンタク トホール12を介してTFT13のドレイン電極8に電 気的に接続される。また、前述のように、絵楽電極11 と付加容量電極17との間に付加容量19が形成され

【0007】このようなアクティブマトリクス基板で は、各絵楽電極11に接続されたゲート電極2にゲート オンの信号を印加し、ソース電極6からドレイン電極8 を介して絵楽電極11に画像信号が書き込まれる。次 に、ゲートオフの信号がゲート電極2に出力され、次に ゲートオンの信号が印加されるまでの1フレームの間、 書き込まれた画像信号が保持される。 絵楽電極11と付 30 加容量電極17との間に形成される付加容量19は、こ の画像信号を保持する機能を果たしている。

[0008] ところが、付加容量19を構成している絵 素電極11と付加容量電極17との間には、ゲート絶縁 膜4と層間絶縁膜10が存在するため、付加容量19は ゲート絶縁膜4による容量と層間絶縁膜10による容量 とが直列に配列された構成を有することとなり、付加容 量19の容量値は小さくなってしまう。 そのため、この アクティブマトリクス基板を用いた表示装置では、コン トラストの低下などの画像品位の低下が生ずることにな る.

【0009】本発明はこのような問題点を解決するもの であり、本発明の目的は、大きな容量値を有する付加容 **量を備え、しかも閉口率の大きなアクティブマトリクス** 基板を提供することである。

[0010]

【課題を解決するための手段】本発明のアクティブマト リクス基板は、絶縁性基板上に形成された付加容量電極 と、酸付加容量電極上に形成された絶縁膜と、酸付加容 量電極に該絶縁膜を挟んで対向する第1絵素電極と、該 【0005】図6及び図7に示すアクティブマトリクス 50 第1絵素電極に接続された出力婚子を有するスイッチン

グ素子と、酸スイッチング素子及び酸第1絵素電極上に 形成された層間絶縁膜と、該層間絶縁膜に形成されたコ ンタクトホールと、酸コンタクトホールを介して酸スイ ッチング素子の該出力端子に電気的に接続された第2絵 素電極と、を有しており、そのことによって上記目的が 達成される。

【0011】また、前配スイッチング来子に接続された 走査線を更に有し、前配第2絵素電極が該走査線に重量 されている構成とすることができる。

【0012】また、前記スイッチング案子に接続された 10 信号線を更に有し、前配第2絵素電極が缺信号線に重畳 されている構成とすることができる。

[0013]

【作用】本発明のアクティブマトリクス基板では、基板 上の付加容量電極と、付加容量電極上に絶縁膜を挟んで 対向する第1絵素電極との間に付加容量が形成されるの で、付加容量の容量値を大きくすることができる。ま た、第1絵楽電極にはスイッチング案子の出力ペ子が接 続され、第1絵楽電極及びスイッチング案子上に形成さ れた層間絶縁膜にはコンタクトホールが形成されてい 20 る。層間絶縁膜上には第2絵素電極が形成され、第2絵 素電極はコンタクトホールを介してスイッチング素子の 出力端子に接続されている。従って、第2絵素電極はス イッチング素子に接続されている走査幕及び/又は信号 線に層間絶縁膜を挟んで重量形成され得るので、基板の 関口率を向上させることが可能となる。

[0014]

【実施例】本発明の実施例について以下に説明する。本 実施例のアクティブマトリクス基板の一実施例の平面図 を図2に、図2のA-A線に沿った断面図を図1に示 30 す。本実施例のアクティブマトリクス基板は、ガラス等 の絶縁性基板1と、基板1上に形成されたTFT13と を有している。図2に示すように、TFT13のゲート 電極2はゲートパス配線3に接続され、TFT13のソ ース電極 6 はソースパス配線 7 に接続されている。 絵素 電価11は下層の第1絵素電極11aと、鉄第1絵素電 極11a上に後述のゲート絶縁膜を挟んで重畳された第 2 絵素電極11bからなる。第1絵素電極11a及び第 2絵楽電極11bは共にTFT13のドレイン電極8に 接続され、第2絵楽電極11bはゲートパス配線3及び 40 ソースパス配線7上にも重畳されている。また、第1絵 素電極11aにはゲート電極4を挟んで付加容量電極1 7が対向している。第1絵楽電極11aと付加容量電極 17との間に付加容量19が形成されている。付加容量 電極17は付加容量配線18に接続されている。

【0015】図1及び図2に示すアクティブマトリクス 基板の製造方法を、図3~図5に示す。本実施例のアク ティプマトリクス基板を製造工程に従って説明する。ま ず、ガラスからなる絶縁性基板1上に、スパッタリング

金属膜をフォトリソグラフィ法及びエッチングによりパ ターニングして、ゲートパス配線3及びゲート電極2を 形成する。次に、スパッタリング法により80nmの厚 さのITO膜を形成し、ホトリソグラフィ法及びエッチ ングによりパターニングを行って、付加容量電極17及 び付加容量配線18を形成する。次に、プラズマCVD 法により、400nmの厚さのSiNtからなるゲート 絶縁膜4と、後に半導体層5となる厚さ100nmのa -Si層と、後にコンタクト層9、9となるn・型a-S1層とをこの順で連続的に形成する。次に、n*型a -Si層とa-Si層のパターニングを行って、コンタ クト層9、9及び半導体層5を形成する。

【0016】次に、この基板上の全面に、厚さ200n. mのMo金属層をスパッタリング法によって形成し、こ のMo金属層のパターニングを行って、ソース電極6、 ドレイン電極8、及びソースパス配線7を形成する。以 上により、TFT13が完成する。更に、TFT13を 覆って基板1上の全面に、100nmの厚さのITO膜 を形成し、パターニングを行って第1絵楽電板11aを 形成する。本実施例では第1絵素電極11aと付加容量 電極17との間に付加容量19が形成される(図3)。

【0017】次に、TFT13及び第1絵素電価11a を形成した基板1上の全面にポリイミド樹脂膜又はアク リル樹脂膜からなる層間絶縁膜10を1µmの厚さに塗 布する (図4)。 次に、層間絶縁膜10のドレイン電極 8に対応する部分にコンタクトホール12を形成する (図5)。更に、層間絶縁膜10及びコンタクトホール 12上にITO膜を形成し、パターニングを行って第2 絵素電極11bを形成する(図1)。これにより、第2 絵素電極11bは層間絶縁膜10に形成されたコンタク トホール12を介してTFT13のドレイン電極8に接 続される。また、図2に示すように、第2絵素電極11 bはゲートパス配線3及びソースパス配線7に、層間絶 緑膜10を挟んで重畳形成される。

【0018】本実施例では、付加容量19を構成する付 加容量電極17と第1絵楽電極11aとの間には、比較 的薄いゲート絶縁膜4のみが存在するので、付加容量1 9の容量値を大きくすることができる。また、第2絵案 電極11bはゲートパス配線3及びソースパス配線7に 重畳して形成されているので、この基板の開口率を大き くすることができる。

【0019】本実施例ではスイッチング素子としてTF Tを用いた場合について説明したが、他の例えば、MI M (Metal-Insulator-Metal) 案子、ダイオード、パリ スタ祭を用いたアクティブマトリクス基板にも適用する ことができる。

[0020]

【発明の効果】本発明のアクティプマトリクス基板で は、付加容量は絶縁膜を挟んで対向する付加容量電極と 法により300nmの厚さのTa金属膜を形成し、この 50 第1絵素電櫃との間に形成されているので、付加容量の 5

容量値を大きくすることができる。従って、本発明のアクティブマトリクス基板を用いて表示装置を構成すれば、高いコントラストの表示画面が得られる。また、絵楽電極は層間絶縁膜上に形成された第2絵楽電極を有しているので、絵楽電極の面積を大きくすることができ、表示装置の閉口率を高めることができる。従って、本発明のアクティブマトリクス基板を用いた表示装置では、明るい表示画面が得られる。

【図面の簡単な説明】

【図1】本発明のアクティブマトリクス基板の一実施例 10 の斯面図である。

【図2】図1の基板の平面図である。

【図3】図1及び図2のアクティブマトリクス基板の製造工程を示す断面図である。

【図4】図1及び図2のアクティブマトリクス基板の製造工程を示す断面図である。

【図5】図1及び図2のアクティブマトリクス基板の製造工程を示す新面図である。

【図 6】 従来のアクティブマトリクス基板の平面図である。

【図7】図6のB-B線に沿った断面図である。

【図8】図6及び図7に示すアクティブマトリクス基板

の製造工程を示す図である。

【図9】図6及び図7に示すアクティブマトリクス基板の製造工程を示す図である。


【符号の説明】

- 1 絶縁性基板
- 2 ゲート電極
- 3 ゲートパス配線
- 4 ゲート絶縁膜
- 5 半導体層
- 10 6 ソース電極
 - 7 ソースパス配線
 - 8 ドレイン電極
 - 9 コンタクト層
 - 10 層間絶縁膜
 - 11 絵素電極
 - 11a 第1絵字電極
 - 11b 第2檢索電極
 - 12 コンタクトホール
 - 13 TFT


20

- 17 付加容量電極
- 18 付加容量配線
- 19 付加容量


[図1]




[図3]




【図4】




【図2】




[図5]




【図6】



【図7】



[図9]



[図8]

